一、什么是LDO

LDO是Low Dropout Regulator的縮寫，意思是低壓差線性穩壓器。低壓差是指輸入電壓-輸出電壓的值比較低。傳統的線性穩壓器壓差高達2V，而LDO的壓差只有幾百mV。線性指調整管PMOS基本處于線性工作狀態。

二、LDO工作原理

下圖給出了LDO的原理框圖：

LDO 原理框圖

LDO是一個負反饋系統，當VOUT增大，R2上電壓增大，比較放大器輸出電壓增大，調整管PMOS的VGS電壓減小，這樣PMOS輸出電流減小，輸出電壓也減小。所有的LDO都是同樣的負反饋原理。我們經常拿LDO與DCDC做對比，兩者的原理差別很大，特性也不一樣：LDO簡單，功率小，效率低，噪聲非常低。DCDC復雜，功率大，效率高，噪聲也很高。

重點說明一下，LDO有非常好的噪聲隔離作用，具體指標是PSRR，它表示輸出噪聲對輸入噪聲的比值。在一些對噪聲敏感的電路中，如ADC，DAC，Camera sensor模擬電壓等，必須選擇LDO，而且是高PSRR的LDO，而不是DCDC。

三、LDO的應用

1．用于數字負載的LDO

數字負載的LDO是用來支持系統的數字部分電源需求而設計的，通常是微處理器核心和系統輸入/輸出（I/O）電路。DSP和微控制器的LDO必須具有良好的效率和處理高和快速變化的電流。

數字負載的重要特性是線路和負載調節和瞬態欠沖和超調。當為低壓微處理器核心供電時，精確的輸出控制在任何時候都是非常重要的；不充分的調節可以使核心被閂鎖。這些參數并不總是出現在電氣性能表中，瞬態響應圖可能會顯示出響應瞬態信號的上升和下降速度。線路和負載調節可以表示為在特定輸入電壓或負載電流下，輸出電壓與二者變化、實際V/I值或兩者的偏差百分比。

為了節省能源，給數字供電的LDO的設計具有一定的智能控制功能以提高電池壽命，便攜式系統在軟件閑置時可以進行長時間的低功耗運行。在不活動期間，系統進入睡眠狀態，要求LDO關閉，消耗少于1μA。當LDO處于關機模式時，所有的電路，都被關閉。當系統恢復到活動模式時，需要快速開啟時間，在此期間需要數字供電電壓不能過調。過度的超調可能會導致系統閂鎖，有時需要拆卸電池或激活主復位按鈕，以糾正問題并重新啟動系統。

  

2．用于模擬和射頻負載的LDO

低噪聲和高電源紋波抑制比（PSRR）對于模擬環境中使用的LDO非常重要，因為模擬設備比數字設備對噪聲更敏感。模擬和射頻負載的LDO需求主要由無線接口驅動，不損害接收器或發射器，并在音頻系統中不產生嗡嗡聲。無線連接極易受到噪聲的影響，如果噪聲干擾信號，接收機的有效性將會降低。當考慮一個給模擬供電的LDO時，重要的是該設備要抑制來自上游源和下游負載的噪聲，同時不增加進一步的噪聲。

  

四、高性能高可靠性LDO GM1203

共模半導體在前期推出超高電源紋波抑制比（PSRR）LDO GM1200產品后，再推出一款高端電源芯片：GM1203AACPZ，是一款可提供3A輸出電流的低噪聲LDO，結合了高電源紋波抑制比 (PSRR)、低壓差和寬輸入電壓范圍，使其成為最大限度降低電壓紋波的理想選擇，可以替代***8400A***、***8401A***及***8400***。性能指標對比如下，GM1203AACPZ部分指標有所超越，可實現P2P的替代：

  

 

GM1203AACPZ集低噪聲、高PSRR和高輸出電流能力等特性于一體，非常適合為高速通信、視頻、醫療或測試和測量應用等噪聲敏感型組件供電。GM1203AACPZ高性能的輸出品質，可抑制電源產生的相位噪聲和時鐘抖動，因此它非常適合為高性能串行器和解串器(SerDes)、模數轉換器(ADC)、數模轉換器(DAC)和射頻組件供電。該器件具備快速負載瞬態響應的性能和大于5V的輸出能力，尤其適合射頻放大器使用。

對于需要以低輸入和低輸出電壓運行的數字負載（例如專用集成電路 (ASIC)、現場可編程門陣列(FPGA)和數字信號處理器(DSP)），GM1203AACPZ所具備的高精度（在線路、負載和溫度范圍內可達1%）、快速瞬態響應性能和軟啟動能力可確保實現出色的系統性能。外部使能控制和電源良好指示功能夠更容易的進行時序控制。

GM1203AACPZ有兩種封裝形式：
（1）GM1203AACPZ-1-R7采用 20 腳 3.5mm×3.5mm QFN封裝，購買鏈接：https://item.szlcsc.com/6026369.html
（2）GM1203AACPZ-2-R7 采用20 腳 5mm×5mm QFN 封裝，即將推出。